SOBRE

A Jornada Paranaense de Microeletrônica é um evento organizado pelo grupo GICS UFPR, com o apoio do Diretório Acadêmico de Engenharia Elétrica, da Empresa Júnior de Engenharia Elétrica e do PET Elétrica.

O objetivo do evento é fornecer palestras e minicursos voltados para a Microeletrônica à comunidade acadêmica. Este evento tem como público alvo estudantes de graduação, pós-graduação, técnico-administrativos, professores e profissionais do ramo.

Com uma estimativa de participação de mais de 100 pessoas, o evento ocorrerá entre os dias 15 a 17 de outubro de 2018.

Galeria

Confira algumas imagens das edições anteriores.

Jornada Paranaense de Microeletrônica 2017
Jornada Paranaense de Microeletrônica 2016
Jornada Paranaense de Microeletrônica 2015

Inscrição

A inscrição no evento deverá ser feita através da plataforma CUP gerenciada pelo grupo PET Elétrica UFPR. Após cadastrar-se na plataforma, o aluno deverá comparecer ao GICS localizado no bloco PK do campus Centro Politécnico da UFPR para inscrição no evento. A confirmação será feita com a doação de 2L de leite integral ou R$5,00.

SeMicro-PR

A primeira edição dos Seminários de Microeletrônica do Paraná (SeMicro-PR) acontecerá durante a IV Jornada Paranaense de Microeletrônica​,​ de 15 a 17 de outubro de 2018 no Centro Politécnico da Universidade Federal do Paraná em Curitiba. O programa do evento incluirá apresentações orais de trabalhos nas diversas áreas da microeletrônica, a​brangendo os seguintes tópicos:

  • Circuitos integrados anal​ó​​gicos
  • Circuitos integrados mistos
  • Circuitos integrados de radiofrequência
  • Circuitos integrados digitais
  • Sistemas embarcados
  • Sistemas de comunicações
  • Modelagem de dispositivos
  • Processamento digital de sinais
  • Ferramentas de projeto
  • Testes e verificação
Chamada de Trabalhos

Os artigos devem ser escritos em português e devem ser enviados em formato PDF com no máximo 4 páginas. Abaixo os prazos para submissão dos artigos:

Envio de artigos: 13/09/2018

Notificação: 24/09/2018

Envio das versões finais: 4/10/2018

Programação

15/10

Auditório CESEC

10:00 às 11:30 - Palestra

Circuitos Lógicos Reconfiguráveis: Uma Poderosa Ferramenta de Engenharia

Ministrante: Carlos Raimundo Erig Lima

UTFPR

13:30 às 14:30 - Palestra

Efeitos de Radiação em Circuitos Integrados e Técnicas de Mitigação

Ministrante: Fernanda Gusmão de Lima Kastensmidt

UFRGS

14:30 às 15:30 - Palestra

A Internet das Coisas e Outras Coisas

Ministrante: Linnyer Beatrys Ruiz Aylon

UEM

15:30 às 16:00 - Coffee Break

16:00 às 17:30 - Painel

Participação da Mulher na Área da Ciência e Tecnologia

Ministrantes: Fernanda G. de Lima Kastensmidt, Linnyer B. R. Aylon, Thelma S. P. Fernandes

16/10

Auditório CESEC

10:00 às 11:30 - Palestra

Next-Generation Sigma-Delta Converters: Trends and Challenges in a Digital-Driven World

Ministrante: Jose M. de la Rosa

IMSE-cnm

14:00 às 15:30 - Palestra

Comunicações sem Fio 5G e Além: Desafios em Comunicações e Eletrônica

Ministrante: Glauber Gomes de Oliveira Brante

UTFPR

15:30 às 16:00 - Coffee Break

16:00 às 17:30 - Palestra

Valor, Inovação e propósito: Como construir uma carreira na era do conhecimento

Ministrante: Marcus Bittencourt

Advocacia geral da união (AGU)

17/10

Departamento de Eng. Elétrica - DELT

8:30 às 10:00 - SEMICRO 1 e 2

Sala: PK-1

Sistema de controle digital para conversores boost em FPGA

Raphael Christian Marins Pereira, André Augusto Mariano e João Américo Vilela

Implementação de um circuito digital integrado dedicado utilizando linguagem de descrição de hardware

Denner Paganoti de Almeida e Sibilla Batista da Luz França

Desenvolvimento de uma biblioteca de células padrão para projetos de circuitos integrados digitais na tecnologia CMOS 130 mn

Marcelo Rudolf Junior e Sibilla Batista da Luz França

Método para implementação de algoritmos de otimização em hardware

Victor Mayer, André Mariano e Sibilla França

Análise de desempenho da implementação de um banco de filtros digitais para compensação de erros de relógio de TIADCs

Anderson Luiz e Luis Lolis

Sala: PK-10

VCO reconfigurável de 2,4 GHz com baixa tensão e baixo consumo de potência dedicado a aplicações de redes de sensores

Ilana Thaíse First, André Augusto Mariano, Polyana Camargo de Lacerda, Oscar da Costa Gouveia Filho e Bernardo Leite

Amplificador de potência banda larga 2-5GHz 5G com compatibilidade 4G e Wi-Fi

Artur Hara, André Mariano e Bernardo Leite

Simulação de amplificador de potência CMOS reconfigurável com combinação de potência

Joao Paulo Perbiche, Fávero Santos, Bernardo Leite e André Mariano

Misturador reconfigurável com baixo consumo de potência

Everton Luiz Rubio e André Augusto Mariano

Amplificador de potência Doherty CMOS com pré-distorção digital

Caroline de França, Bernardo Leite e Eduardo Gonçalves De Lima

Limitação com filtragem e saturação do amplificador de potência para redução da razão entre potência de pico e média

Carlos Alvarado, Felipe Schoulten e Eduardo Lima

10:00 às 10:15 - Coffee Break

10:15 às 11:45 - SEMICRO 3 e 4

Sala: PK-1

Configuração em aritmética de vírgula fixa para síntese em FPGA dos modelos MP, EMP e CMEMP

Luis Schuartz, Isabella Wosniack, Felipe Schoulten, Émeli Silveira, Sibilla França e Eduardo Lima

Pré-distorcedores digitais baseados em perceptrons e em vírgula fixa

Juliana Pereira, Felipe Schoulten, Caio Mizerkowski, Sibilla França e Eduardo Gonçalves De Lima

Implementação em hardware de um algoritmo de seleção multicritério para reconfiguração de amplificador de potência.

Ismael Bezerra, Sibilla França, Oscar Gouveia Filho e André Mariano

Compensadores para moduladores IQ e amplificadores de potência

Bruna Marcondes e Eduardo Lima

Algoritmo em FPGA para controle de amplificador a ganho variável

João Vitor Cararo Cano e Luis Lolis

Perceptrons de valores complexos para compensação de modulador I/Q e amplificador de potência

Luiza Freire, Bruna Marcondes e Eduardo Lima

Sala: PK-10

Detecção e classificação de modulação baseadas em redes neurais artificiais e estimação de SNR para rádio cognitivo

Andre Camargo e Luis Lolis

Sistema biométrico de verificação baseado nas veias da palma da mão

Felipe Camargo, Guilherme Barboza e Giselle Ronque

Projeto de controle de trânsito baseado em aprendizagem por reforço

Marcos Yamasaki, Alysson Jhovert Malko de Freitas e Sibilla Batista da Luz França

Estudo do descasamento de vias em quadratura e técnicas de compensação para arquitetura em dupla quadratura de sub-amostragem

Bruno Henrique Paschoal Quirino e Luis Lolis

Sistema de verificação biométrica baseado na impressão palmar

Pedro Pereira, Marino Junior, Guilherme Barboza, Alessandro Zimmer e Giselle Ronque

Compartilhamento espectral entre redes Wi-Fi: coexistência entre redes 802.11n e 802.11ac

Luis Schuartz e Eduardo Parente Ribeiro

Organização

Coordenação Geral

Luis Schuartz

Insfraestrutura

João Paulo Perbiche

Marketing

Isabella Wosniack

Anderson Luiz

Financeiro

Estevan Chia Hung Tu

Victor Lopes Gabriel

Programa

Profª Sibilla França

Coordenação SeMicro-PR

Prof. Bernardo Leite